接口电平兼容性计算器

电平兼容性快速判断

快速预设

5V TTL to 3.3V

3.3V to 1.8V

1.8V to 3.3V

3.3V to 3.3V

3.3V to 2.5V

2.5V to 1.8V

1.8V to 1.2V

3.3V to 1.2V

驱动端（输出）

逻辑族

VOH (V)

VOL (V)

Vout_max (V)

接收端（输入）

逻辑族

VIH (V)

VIL (V)

Vin_max (V)

...

计算中

高电平裕量

—

低电平裕量

—

耐压裕量

—

电平转换 IC 选型建议

应用场景	推荐IC	最高速率	方向	通道	电压范围	说明
通用GPIO	TXS0108E (TI)	100kHz	双向自动	8ch	1.8V-5V	OE引脚控制，不适合I2C开漏
通用GPIO 4ch	TXS0104E (TI)	100kHz	双向自动	4ch	1.8V-3.3V	TXS0108的4通道版
I2C 开漏	PCA9306 (TI)	400kHz	双向OD	2ch	1.0V-5V	I2C专用！开漏，VREF1/VREF2独立
I2C Fast+	FXMA2102	1MHz	双向OD	2ch	1.0V-5.5V	支持Fast-Plus 1MHz
SPI/UART 单向	74LVC1T45 (NXP)	420MHz	单向DIR	1ch	1.2V-5V	超高速单通道，DIR控制方向
SPI 4通道	74LVCH4T245	200MHz	单向DIR	4ch	1.2V-5.5V	适合SPI总线（SCK+MOSI+MISO+CS）
3.3V to 5V	SN74AHCT125	200MHz	单向缓冲	4ch	AHCT兼容1.8V输入	AHCT接受低至1.5V的HIGH，5V输出
超低压1.2V	TXS0102 (TI)	100MHz	双向自动	2ch	1.1V-3.6V	支持最低1.1V，新型低压SoC
USB2.0 ESD	USBLC6-2SC6	480Mbps	双向	D+/D-	5V USB	非电平转换！ESD保护，0.2pF超低容

常见设计陷阱

I2C不能用Push-Pull型：TXS010x在I2C上会冲突！必须用PCA9306

MIPI/USB差分信号：在PHY层处理，加电平转换器会破坏差分特性

自动方向识别：频率>50MHz建议改用DIR控制型

SPMI：禁止外部上拉，PMIC侧有内部上拉

OE引脚：TXS系列OE下拉至少10kΩ，防止上电闩锁

选型决策树

1. I2C开漏？ → PCA9306 / FXMA2102

2. 差分信号（LVDS/MIPI/USB）？ → PHY层，无需转换

3. 速率>50MHz？ → 74LVC1T45 / AHCT单向缓冲

4. 双向且低速？ → TXS0108E (8ch) / TXS0102 (2ch)

5. 3.3V驱动5V外设？ → SN74AHCT125

常用接口电平速查表

接口	逻辑电平	最高速率	拓扑	上拉要求	备注	类别
UART	3.3V LVTTL	3Mbps	异步Push-Pull	无	全双工，TX→RX直连	串行
I2C Fast	3.3V/1.8V	400kHz	开漏多主	2.2kΩ	开漏！禁止推挽直驱	串行
I2C Fast+	3.3V/1.8V	1MHz	开漏多主	1kΩ	需驱动能力强的器件	串行
SPI	3.3V/1.8V	50MHz+	同步全双工	无	主从模式，CS片选	串行
MIPI I3C	1.8V OD/PP	12.5MHz	混合OD/PP	可选	新型传感器总线，可替代I2C+SPI	串行
QSPI	3.3V/1.8V	100MHz	同步四线	无	Flash专用，4bit并行数据	串行
JTAG	3.3V/1.8V	20MHz	同步Push-Pull	TCK/TMS需10kΩ上拉	4~5线：TCK/TMS/TDI/TDO/nTRST	调试
SWD	3.3V/1.8V	10MHz	同步双向	SWDIO上拉	ARM CoreSight，2线调试	调试
SWO	3.3V/1.8V	4Mbps	异步输出	无	ARM调试输出，与SWD配合	调试
LVDS	差分2.5V	655Mbps	差分点对点	100Ω终端	高速单向，极低EMI	高速
MIPI DSI	差分1.2V	4.5Gbps/lane	D-PHY差分	PHY内部	显示屏，需MIPI PHY，禁止电平转换	高速
MIPI CSI-2	差分1.2V	4.5Gbps/lane	D-PHY差分	PHY内部	摄像头，与DSI类似PHY	高速
USB 2.0	差分3.3V	480Mbps	差分ESD	1.5kΩ上拉	差分90Ω阻抗，ESD保护低电容	高速
eMMC 5.1	1.8V HS400	400MB/s	并行CLK差分	无	8bit数据，差分时钟，HS400	存储
SD 3.0 UHS-I	1.8V	104MB/s	并行4bit	DAT0~3 10kΩ	1.8V信号切换，CMD需47kΩ上拉	存储
SDIO	3.3V/1.8V	25MHz	并行4bit	CMD/DAT上拉	WiFi/BT常用	存储
SPMI	1.8V OD	26MHz	开漏主从	内部！禁止外部上拉	高通PMIC专用，禁止外接上拉	电源
PMBus	3.3V OD	100kHz	开漏SMBus	3.3kΩ典型	电源IC管理总线	电源
SMBus	3.3V OD	100kHz	开漏多主	100kΩ（与I2C不同！）	电池/电源管理，超时10ms复位	电源

JTAG / SWD 调试接口参考

标准 JTAG 20-pin 连接器（ARM）

1 - VTREF

电源参考

目标板逻辑电平参考（1.8V/3.3V）

3 - nTRST

输入（可选）

TAP复位，高有效，10kΩ上拉

5 - TDI

输入（目标）

测试数据输入，需10kΩ上拉

7 - TMS

输入（目标）

TAP状态机控制，10kΩ上拉

9 - TCK

输入（目标）

测试时钟，10kΩ下拉或100Ω串阻

13 - TDO

输出（目标）

测试数据输出，无需上拉

15 - nSRST

双向（可选）

系统复位，10kΩ上拉，OD驱动

2,4,6...GND

地线

偶数引脚均为GND

偶数引脚全为GND，减少串扰。VTREF决定逻辑电平阈值。

SWD 10-pin 连接器（ARM Cortex-M）

1 - VTREF

电源参考

目标逻辑电平参考

2 - SWDIO

双向

数据线，需上拉（内部或10kΩ外部）

4 - SWDCLK

输入（目标）

时钟线，100kΩ下拉

6 - SWO

输出（可选）

串行Wire Output，ITM调试输出

10 - nRESET

双向（可选）

系统复位，OD，10kΩ上拉

3,5,7,9-GND

地线

奇数引脚（3/5/7/9）为GND

SWD只需2线：SWDCLK+SWDIO，是ARM Cortex-M调试标准，节省引脚。

JTAG vs SWD 对比

特性	JTAG	SWD
引脚数	4~5线	2线
速率	最高~20MHz	最高~10MHz
菊链多芯片	✅ 支持	❌ 不支持
ETM追踪	✅ 支持	✅ (SWO)
引脚复用	难复用	可与GPIO复用
典型应用	FPGA，多核调试	ARM Cortex-M（主流）

调试器电平注意事项

VTREF检测：J-Link/CMSIS-DAP读VTREF决定IO电平，不要漏接！

电平不匹配：3.3V调试器+1.8V目标板 → 需加电平转换

J-Link Ultra+/EDU支持VTREF自适应；旧款需手动设置电压

OpenOCD/pyOCD：CMSIS-DAP v2支持目标电压自适应

RPi GPIO为3.3V，调试1.8V目标需TXS0104E

Black Magic Probe：内置电平转换，直接支持1.8V~5V